產(chǎn)品服務(wù)
Advanced RISC Machines (ARM)
Arm架構(gòu)在當(dāng)今科技領(lǐng)域中占據(jù)著至關(guān)重要的地位。Arm架構(gòu)憑借出色的能源效率、靈活性和性能，已經(jīng)穩(wěn)居全平臺主流架構(gòu)之一，不僅在移動設(shè)備領(lǐng)域占據(jù)絕對地位，還在桌面計算、服務(wù)器領(lǐng)域以及云計算等高性能應(yīng)用中發(fā)揮著
關(guān)鍵作用。Arm的生態(tài)系統(tǒng)豐富，與全球眾多合作伙伴共同推動其發(fā)展，使其在科技行業(yè)中具有廣泛的影響力。隨著技術(shù)的不斷進步和應(yīng)用需求的不斷增長，Arm架構(gòu)將繼續(xù)發(fā)揮其優(yōu)勢。
思爾芯的Arm相關(guān)解決方案
Arm外設(shè)IP的驗證或是操作通常會搭配Arm CPU核的運行。通常用戶會選擇在Zynq UltraScale+ MPSoC內(nèi)驗證，因其FPGA集成了Arm 內(nèi)核和 AXI 結(jié)構(gòu)接口，是低門數(shù)容量驗證的最佳選擇。但是，對于規(guī)模較大的IP，受Zynq
UltraScale+ MPSoC可編程門數(shù)的限制，往往需要橋接一個更大容量的 FPGA。通過AMD-Xilinx Chip-to-Chip IP建立的片間連接，可以實現(xiàn)Zynq UltraScale+ MPSoC與原型驗證系統(tǒng)之間的AXI接口通信，數(shù)據(jù)傳輸速率高達(dá)
50Gbps。思爾芯針對Zynq UltraScale+ MPSoC開發(fā)中常用的評估板——Xilinx ZC7（ZC702/ZC706/ZCU102）提供Prodigy Zynq接口模塊，方便ZC7與芯神瞳原型驗證系統(tǒng)或邏輯模塊進行物理連接。
除了IP驗證，在基于Arm的SoC設(shè)計中，Chip-to-Chip IP在基于AXI的多核分割時也具有重要作用。傳統(tǒng)的TDM方法通常會降低系統(tǒng)運行速度（<= 25MHz）,而基于 AXI 的Chip-to-Chip IP則在支持通過 AXI 進行多周期運行的同事
仍保持 50 MHz 以上的系統(tǒng)速度。針對在SoC分割上需要更強大的Chip-to-Chip功能，思爾芯推出自主研發(fā)的高速&低延遲AXI Chip-to-Chip IP 方案，Chiplink。Chiplink支持高達(dá) 1024 位的 AXI 總線寬度，每組最多可容納4組
AXI 協(xié)議。它還支持多種 Serdes 線路速率（12.5G/16.25G/20.625G/25G）以供用戶選擇，使多核Arm之間數(shù)據(jù)傳輸速率達(dá)到100MHz，充分滿足高性能計算的數(shù)據(jù)傳輸需求。
高帶寬 AXI Transactor – ProtoBridge
思爾芯還配有高帶寬 AXI Transactor — ProtoBridge AXI 協(xié)同仿真軟件，該軟件采用業(yè)內(nèi)廣泛使用的 AXI-4 總線協(xié)議以及獨有的技術(shù)，通過PCIe在PC 主機和 原型驗證平臺之間建立4GB/s的高吞吐量數(shù)據(jù)通道, 使設(shè)計人員提升工作效率，從而縮短驗證周期。
更多信息請聯(lián)系我們
-889.png)
