產(chǎn)品服務(wù)
芯神匠的架構(gòu)設(shè)計(jì)工具提供了一個(gè)圖形化和層次化的建模環(huán)境，具有開放的DTD XML數(shù)據(jù)庫(kù)、多域仿真以及與第三方工具、語(yǔ)言和模擬器的接口。提供了大量建模組件、技術(shù)IP模塊和工具，用于開發(fā)完全定制的組件/子系統(tǒng)。用戶就可以靈活地借助模塊庫(kù)中的技術(shù)IP和自己定制的IP，在短時(shí)間內(nèi)、在統(tǒng)一的圖形化界面中快速實(shí)現(xiàn)對(duì)系統(tǒng)、子系統(tǒng)、元件或嵌入式軟件的行為和性能建模，構(gòu)造出復(fù)雜的系統(tǒng)架構(gòu)模型。
圖形化操作，可以在設(shè)計(jì)界面直接配置元件參數(shù)并將結(jié)果可視化
操作界面由四個(gè)模型構(gòu)建選項(xiàng)組成：框圖，有限狀態(tài)機(jī)，腳本編輯器和編程，用戶可以靈活地選擇實(shí)現(xiàn)方式
ESL設(shè)計(jì)的輸出是一個(gè)可以執(zhí)行的、具有多個(gè)抽象層次的系統(tǒng)級(jí)模型。該模型的重要作用是驗(yàn)證目前的設(shè)計(jì)方案是否滿足初始設(shè)計(jì)規(guī)格
通過(guò)芯神匠可構(gòu)建最多具有 300 個(gè)層次的模型，還可以通過(guò)網(wǎng)絡(luò)與所有的使用者共享所有模型
支持多種建模方法。用戶可以選擇適合其探索和應(yīng)用的一個(gè)。使用的方法示例包括Y圖、用例到架構(gòu)映射、網(wǎng)絡(luò)流建模和軟硬件劃分
允許用戶自定義故障模式，隨機(jī)插入軟硬件、網(wǎng)絡(luò)、RTOS、功耗等故障或故障組合后自動(dòng)進(jìn)行功能安全分析，產(chǎn)生通過(guò)ISO26262認(rèn)證的報(bào)表，加速用戶取得功能安全認(rèn)證
通過(guò)技術(shù)IP模塊庫(kù)進(jìn)行快速構(gòu)建模型，使用適當(dāng)?shù)挠?jì)算模型進(jìn)行模擬，并自動(dòng)生成報(bào)告進(jìn)行分析
為了支持準(zhǔn)確建模，框圖編輯器具有錯(cuò)誤檢測(cè)和報(bào)告、語(yǔ)法檢查器、圖形調(diào)試器、跟蹤和日志記錄
提供 500 多個(gè)用戶配置報(bào)告，包括延遲，吞吐量，利用率，緩沖區(qū)占用，退出/進(jìn)入數(shù)，功耗，峰值功率，功率/設(shè)備，功率/任務(wù)，累積功率，命中率，失速時(shí)間和服務(wù)質(zhì)量
支持與第三方工具、語(yǔ)言和模擬器的接口。包括與硬件，工具和FPGA板的跟蹤文件，文本文件導(dǎo)入/導(dǎo)出的XML接口，允許用戶自己開發(fā)定制組件或者導(dǎo)入已有的C/C++/Java/SystemC/ System Verilog/Verilog/VHDL模塊
提供以太網(wǎng)線纜從軟件到FPGA板的千兆以太網(wǎng)鏈接套件，從而實(shí)現(xiàn)軟件與FPGA板的協(xié)同仿真。用戶還可以將用SystemC/TLM/Verilog/VHDL語(yǔ)言開發(fā) 的IP核封裝成塊，導(dǎo)入到模塊庫(kù)中，方便后續(xù)系統(tǒng)架構(gòu)使用
Genesis Architect 使用者界面
-889.png)
