連接性檢查工具EsseCC（Connectivity Checking，簡稱CC），是一個高效的連接性檢查驗證工具，為用戶提供快速的錯誤檢測以及信號到信號的預期設計行為驗證。EsseCC以RTL電路和連接規范作為輸入，快速檢查設計是否符合連接規范。該工具支持Verilog/SystemVerilog和VHDL的混合編譯，能夠驗證物理路徑及連接屬性，同時支持反向生成連接和連接信號的覆蓋率檢查。EsseCC還可以生成反例的Testbench及波形圖，其人性化的GUI界面提供原理圖和波形查看功能，使用戶操作更加簡便。
產品優勢
快速、高效的驗證流程
直觀易操作的用戶界面
支持反例生成和波形顯示
支持多種引擎的連接性檢查
支持生成跨DFF的連接關系生成
-889.png)
