產(chǎn)品服務(wù)
加速虛擬原型樣機開發(fā)，RTL驗證和SoC軟件驗證
基于FPGA的原型系統(tǒng)在運行速度和準確度上都接近流片回來的芯片，所以對于芯片完整的功能性確認以及早期軟件開發(fā)來說均具有重要意義。但是需要具備豐富的專業(yè)知識、大量資源來構(gòu)建額外的硬件環(huán)境、以及互聯(lián)技術(shù)方案，才能構(gòu)建一個符合標準的原型驗證系統(tǒng)。
芯神瞳協(xié)同仿真軟件ProtoBridge通過采用業(yè)內(nèi)廣泛使用的 AXI-4 總線協(xié)議以及獨有的專利技術(shù)*，實現(xiàn)了將設(shè)計鏈接到 FPGA 原型驗證環(huán)境。它建立了一個高吞吐量的數(shù)據(jù)通道，允許大量的事務(wù)級數(shù)據(jù)在 FPGA 與 PC 主機之間進行交互。
產(chǎn)品特征
用來進行 FPGA 集成的 AXI-4 事務(wù)級互連模塊主從接口
在計算機上的一組用來執(zhí)行 AXI 總線功能的 C-API 函數(shù)
針對 Linux 或者 Windows 系統(tǒng)的 PCIe Gen3 驅(qū)動程序
包含 FPGA 內(nèi)部存儲演示的參考設(shè)計
系統(tǒng)集成指南和詳細的產(chǎn)品規(guī)格
* 專利號：ZL201911239764.5
在沒有完整的 SoC 設(shè)計的條件下進行早期的 IP 驗證
IP 模塊連接到 AXI 總線，可在沒有處理器內(nèi)核和外設(shè)的條件下驗證
利用 FPGA 原型驗證環(huán)境在速度性能上的優(yōu)勢，進行早期的算法或架構(gòu)探究
通過高吞吐量的數(shù)據(jù)通道縮短驗證周期
利用事務(wù)級的驗證以確保系統(tǒng)結(jié)果的準確性
運用 C 代碼編寫測試激勵以減少創(chuàng)建 RTL 測試激勵所需的時間和精力
利用測試覆蓋率的提升，優(yōu)化產(chǎn)品的可靠性
利用軟件創(chuàng)建邊緣測試案例并在 FPGA 原型上測試
使用存儲在主機上的測試向量對 FPGA 原型進行高性能回歸測試
無需額外的構(gòu)建特定硬件和軟件，進而消除對資源及專門知識的限制
芯神瞳協(xié)同仿真軟件 ProtoBridge 適用于任何設(shè)計，因而可重復(fù)使用于多個項目
獲得世界領(lǐng)先的支持，準確及時地幫設(shè)計團隊解決問題，讓客戶專注于自己的設(shè)計本身
FPGA 端口上實例化了 AXI-4, AXI4-Lite, AXI-3 和 AHB 總線連接
可配置的數(shù)據(jù)位寬，從 32 位到 1024 位
每個主/從實例支持獨立的時鐘
8 通道的 PCIe Gen3 作為 PC 主機和 FPGA 之間的數(shù)據(jù)傳輸通道
大量的數(shù)據(jù)在 PC 主機和 FPGA 之間傳輸?shù)乃俾矢哌_ 4000MB/s
支持直接訪問和 DMA 訪問模式
系統(tǒng)初始化函數(shù)調(diào)用以實現(xiàn)驗證工具環(huán)境的管理
中斷控制函數(shù)調(diào)用來標識中斷信號源，進而觸發(fā) C-API 的后續(xù)動作
數(shù)據(jù)讀/寫函數(shù)調(diào)用，與 FPGA 電路進行數(shù)據(jù)交互
DMA 傳輸函數(shù)調(diào)用來執(zhí)行大量數(shù)據(jù)的 DMA 操作
利用 PC 內(nèi)存來存儲數(shù)據(jù)，以減輕待測試設(shè)計對存儲容量的需求
允許 DUT 與 PC 主機的內(nèi)存進行數(shù)據(jù)交互
減少了 DUT 搬移中間數(shù)據(jù)的次數(shù)，進而簡化了后續(xù)的設(shè)計和調(diào)試流程
在 PC 同時進行其他任務(wù)的情況下，提供了方便的內(nèi)存訪問功能
通過標準的基于 AXI 的 C-API 功能函數(shù)與其他的商業(yè)或者私有的驗證工具兼容
KU115/VU440 Logic Module
VUS/VU19P/VU9P/S10S/S10M Logic System
64 位 Windows 7 系統(tǒng)
64 位 Linux RHEL 6 系統(tǒng)
64 位 Ubuntu 14.04.2 系統(tǒng)
x8 PCIe Gen3
-889.png)
